Ivytown, vaporroller, proces de 14 și 16 nm evidențiază isscc

Deși în general vânzătorii de cipuri nu introduc cipuri noi la Conferința anuală internațională a circuitelor solide (ISSCC), acestea oferă deseori mai multe detalii despre funcționarea interioară a produselor deja anunțate. Iată câteva lucruri pe care le-am găsit interesante la emisiunea din această săptămână.

Arhitectura serverului Ivytown pentru Intel

Intel a discutat despre cea mai recentă versiune a familiei sale de procesoare Xeon E7, un cip cu până la 15 nuclee și 30 de fire, cunoscut sub numele de Ivytown. Se bazează pe arhitectura EP Ivy Bridge folosită în Xeon E5 2600 V2. Procesorul este construit folosind tehnologia procesului Intel 22nm cu tranzistoare Tri-Gate (aripioarele au 34nm înălțime și 8nm lățime) și vor înlocui actualul Xeon E7 bazat pe Westmere EX. În comparație, actualul Xeon E7, care este produs pe un procesor HKMG planar de 32 nm, are 10 nuclee și 20 de fire și are 30MB de memorie cache L3, comparativ cu 37.5MB în versiunea Ivytown.

Una dintre caracteristicile mai interesante ale acestei noi familii de procesoare este arhitectura sa modulară. Planșa este formată din trei coloane din cinci nuclee, fiecare cu o felie proprie de cache L3, un bus inel încorporat și IO dedicată în partea de sus și în jos a coloanelor (legături QPI în partea de sus și controler de memorie în partea de jos). Intel intenționează să creeze o versiune cu 10 nuclee, eliminând coloana din dreapta; și pentru a crea o versiune cu 6 nuclee eliminând în continuare două rânduri.

Versiunea cu 15 nuclee are 4, 31 miliarde tranzistoare - despre care Intel spune că este cel mai mult pentru orice microprocesor - și măsoară 541 de milimetri pătrați. Versiunea cu 10 nuclee are 2, 89 miliarde tranzistoare și măsoară 341 de milimetri pătrați. Varianta cu 6 nuclee are 1, 86 miliarde tranzistoare și măsoară 257 de milimetri pătrați. Frecvențele de operare variază de la 1.4GHz la 3.8GHz, cu TDP-uri cuprinse între 40W și 150W.

Celălalt aspect interesant al Ivytown este arhitectura tamponului de memorie. Aceeași matriță acceptă memoria DDR3 standard cu patru canale care rulează până la 1867MT / s și o nouă interfață cu mod de tensiune în mod alternativ (VMSE) cu patru canale la un tampon de extensie de memorie care rulează la 2667 MT / s. În total, poate suporta până la 12TB de memorie într-un server cu 8 socket - de trei ori capacitatea de memorie a Westmere EX. Versiunea cu 15 nuclee va fi disponibilă în două pachete diferite: unul care este compatibil cu platforma Romley existentă (Socket-R) pentru actualizări ușoare și altul care permite o nouă platformă folosind memorii tampon de memorie.

Mai multe detalii Haswell

De asemenea, Intel a oferit o serie de detalii despre arhitectura Haswell, folosită în familia actuală Core. Acest lucru folosește, de asemenea, tranzistoare 22nm Tri-Gate. Intel a spus că Haswell integrează mai multe tehnologii noi, inclusiv un regulator de tensiune complet integrat sau FIVR (consolidarea platformei de la cinci regulatoare de tensiune până la una), cache DRAM încorporat pentru performanțe grafice mai bune, stări de putere inferioară, IO optimizate, instrucțiuni AVX2 și un unitate integră mai largă SIMD.

Există trei variante de bază ale Haswell: În primul rând, există un quad-core care comunică cu un PCH separat (Platform Controller Hub) cu o grafică mai rapidă (două până la patru nuclee). În al doilea rând, există o platformă ultrabook care combină un Haswell dual-core cu PCH-ul într-un singur pachet multi-chip. Procesorul acceptă stări de putere mai mică, PCH-ul este modificat pentru o putere mai mică, iar cele două comunică printr-un autobuz cu putere redusă, toate reducând puterea de standby cu 95%. În sfârșit există o versiune cu grafică Iris Pro și cache eDRAM 128MB în același pachet. Pachetele cu mai multe cipuri utilizează un IO pe pachet care oferă o lățime de bandă ridicată la o putere redusă între procesor și PCH și eDRAM.

În funcție de numărul de nuclee de procesor și grafică (GT2 sau GT3), Haswell are de la 960 de milioane la 1, 7 miliarde de tranzistoare și matrița măsoară 130 până la 260 de milimetri pătrați. Este proiectat să funcționeze între 0, 7 și 1, 1 volți cu o gamă largă de frecvență de la 1, 1 la 3, 8 GHz.

Matrița eDRAM de 128 GB măsoară 77 de milimetri pătrați și oferă o lățime de bandă maximă de 102 GBps. Intel a spus că, comparativ cu același sistem fără eDRAM, memoria cache suplimentară oferă câștiguri de performanță de până la 75 la sută, deși performanța totală este crescută cu 30 până la 40 la sută.

Puterile cu aburi ale AMD Kaveri

AMD, care tinde să pună mai multe elemente grafice pe ceea ce numește unitățile sale de procesare accelerată (APU-uri sau procesoare care combină CPU și grafică), s-a concentrat pe noul său nucleu al procesorului, cunoscut sub numele de Steamroller, care este utilizat în noua serie de procesoare Kaveri a companiei. Nucleul Steamroller, produs într-un proces CMOS în vrac de 28nm, are 236 milioane tranzistoare pe o suprafață de 29, 47 milimetri pătrați. Aceasta include două nuclee întregi, două unități de decodare a instrucțiunilor și mai multe elemente partajate, inclusiv fereastra de instrucțiuni, unitatea cu punct flotant și 2MB de memorie cache L2. AMD folosește de obicei unul dintre aceste module Steamroller în cipurile sale „dual-core” (reflectând cele 2 nuclee întregi); și două în cipurile sale „quad-core”.

În comparație cu nucleul Piledriver anterior, care a fost produs pe un proces SOI de 32nm, Steamroller adaugă oa doua unitate de decodare a instrucțiunilor, o memorie cache mai mare de instrucțiuni partajată de 96KB și alte îmbunătățiri. AMD a spus că acest lucru a dus la până la 14, 5 la sută mai multe instrucțiuni pe ciclu, ceea ce se traduce cu o performanță mai bună cu 9 la sută în aplicațiile cu o singură filă și cu 18% cu o performanță mai bună în aplicațiile cu dublu filet. De asemenea, poate rula cu o frecvență mai mare de 500 MHz la aceeași putere sau poate oferi aproximativ aceeași performanță cu o reducere de putere de 38%. Nucleul Steamroller este proiectat să funcționeze între 0, 7 și 1, 45 volți.

Procesoare mobile de la MediaTek, Renesas și Qualcomm

O serie de companii au oferit prezentări asupra procesoarelor lor bazate pe ARM.

MediaTek a vorbit despre procesorul său eterogen multi-core (HMP) de 28 nm cu un procesor quad-core și dual GPU. Cipul MediaTek are două nuclee Cortex A15, care funcționează la 1, 8 GHz și două nuclee Cortex A7, care funcționează la 1, 4 GHz, combinate cu un GPU Imagination G6200 400MHz dual-core. De asemenea, are un codec video hardware HD complet și un procesor de senzori de imagine de 13 megapixeli.

MediaTek a vorbit și despre tehnologia PTP (Performance, Thermal și Power) care monitorizează cipul și controlează puterea. În acest caz, compania a spus că PTP permite o creștere de 23% a vitezei de ceas sau economii de energie de până la 41%.

Acest cip folosește adevărata procesare ARM HMP, ceea ce înseamnă că orice combinație de nuclee mari și mici de la unu la patru poate funcționa în funcție de volumul de muncă. MediaTek a spus că, utilizând un HMP adevărat, cipul poate oferi o performanță de 33-51 la sută mai bună pe sarcini grele de muncă sau cu o eficiență energetică mai bună de 2-5x pe sarcini ușoare, în timp ce managementul termic adaptiv oferă o îmbunătățire a performanței de 10%.

Renesas a prezentat un procesor "propus" de 28 nm eterogeni HPM cu opt nuclee conceput pentru dispozitive mobile și sisteme de infotainment auto. Cipul utilizează patru nuclee Cortex A15 de 2 GHz și patru nuclee Cortex A7 de 1 GHz. Este capabil să opereze toate cele 8 nuclee simultan pentru cele mai mari performanțe, dar folosește, de asemenea, arhitectura eterogenă și tehnicile de gestionare a puterii pentru a optimiza performanțele pentru anumite sarcini de lucru sau plicuri de putere.

Qualcomm a descris procesorul său digital de semnal Hexagon, care este utilizat în SoC-urile sale mobile pentru o varietate de aplicații multimedia și modem. Versiunea actuală este fabricată în proces CMOS HKMG de 28 mm în vrac. Acest proiect vizează instrucțiuni ridicate pe ceas, spre deosebire de frecvențele de operare ridicate.

Pe partea de server ARM, Applied Micro a vorbit despre procesorul ARMv8 de 64 de biți din prima generație a companiei, anunțat pentru prima dată în cadrul recentului summit Open Compute. Acesta se bazează pe un modul de procesare "Potenza" (PMD), care include două nuclee care împărtășesc 256KB de memorie cache L2. Potenza este fabricată în CMOS în vrac de 40nm și fiecare PMD conține 84 de milioane de tranzistoare și folosește o suprafață de 14, 8 milimetri pătrați. Poate funcționa până la 3GHz la 0, 9 volți, dar are o medie de 4, 5 W în condiții de sarcină tipice. Platforma de server X-Gene 3 include patru PMD-uri (opt nuclee), o memorie comună de 8MB de cache L3 și patru canale de memorie DRAM în jurul unui comutator central. De asemenea, integrează Ethernet de 10 GB, SATA 2/3, PCIe Gen. 3 și USB 3.0.

Următoarea generație de tehnologie de procesare a cipurilor

Au fost, de asemenea, câteva prezentări cu privire la următoarea generație de tehnologie de procesare a cipurilor, deoarece aproape toți principalii producători de cipuri au în plan să se deplaseze la producția 3D sau FinFET, la nodul de 14 sau 16 nm (în urma Intel, care livrează deja cipuri de 22 nm. cu o astfel de tehnologie).

Samsung a vorbit despre viitorul său proces FinFET de 14 nm, arătând o matrice SRAM de 128 Mb și un cip de test. Samsung a spus că FinFET-urile sunt o soluție bună pentru SoC-urile mobile cu putere redusă, deoarece oferă o scalare bună, scurgeri la curent și scăzute și au un control bun al canalului scurt.

Acest lucru reprezintă, de asemenea, unele provocări pentru SRAM-uri, deoarece tensiunea de alimentare a SRAM nu a fost redusă. SRAM preia acum 20-30 la sută din suprafața matriței a unui SoC, dar folosește aproximativ 40-50 la sută din putere. Pentru a rezolva aceste probleme, Samsung a propus câteva tehnici noi pentru operarea SRAM folosind tranzistoare FinFET la o tensiune de alimentare mai mică.

TSMC a abordat probleme similare, arătându-și cipul SRAM de 16 nm 128Mb. TSMC a spus că FinFET-urile au devenit o tehnologie principală pentru producția de peste 20 nm, dar a spus că dimensiunea lățimii și lungimii canalului cu FinFETs este o provocare pentru scalarea convențională a 6T-SRAM și a tensiunii de alimentare. TSMC a propus două tehnici de asistare la scriere pentru a depăși aceste probleme.

Acestea sunt probleme destul de tehnice, dar rezolvarea problemelor este esențială dacă vom avea în viitor jetoane mai dense și mai eficiente din punct de vedere al puterii.