Explorați punctele culminante ale conferinței de circuite solide (isscc)

Am auzit multe despre încetinirea Legii lui Moore în ultima perioadă și, în timp ce asta pare să fie adevărat în unele cazuri, în alte părți ale activității de semiconductor, există progrese în curs. La Conferința Internațională de Circuite Solid-State (ISSCC) de săptămâna trecută, marile tendințe de cipuri par să fie în jurul implementării de noi materiale, tehnici noi și idei noi pentru a continua să împingă densitatea tranzistorului și să îmbunătățească eficiența energetică. Desigur, asta nu este o veste. Am văzut acest lucru reflectat în discuțiile despre producerea de cipuri logice pe noile procese de 7 nm, despre crearea de cipuri NAND 3D de 512 Gb și pe o varietate de noi procesoare.

Designerii de cipuri iau în considerare noi structuri și materiale pentru tranzistoare, așa cum se arată în diapozitivul de mai sus de la TSMC. Au fost, de asemenea, o mulțime de discuții despre noi instrumente pentru realizarea tranzistoarelor, inclusiv avansuri de litografie, cum ar fi EUV și auto-asamblare direcționată, și noi moduri de ambalare a mai multor mor împreună.

Înainte de a săpa în detalii, rămâne destul de uimitor pentru mine cât de departe a ajuns industria de cipuri și cât de puternice au devenit cipurile în viața noastră de zi cu zi. CTO Texas Instruments, Ahmad Bahai, a menționat în prezentarea sa că, în 2015, industria a vândut în medie 109 jetoane pentru fiecare persoană de pe planetă. Discuția sa s-a concentrat asupra modului în care în loc de piețele dominate de o singură aplicație - mai întâi PC-urile, apoi telefoanele celulare - industria trebuie acum să fie mai concentrată pe „a face totul mai inteligent”, deoarece diferite tipuri de cipuri își găsesc calea într-un număr imens de aplicații..

Totuși, industria se confruntă cu mari provocări. Numărul companiilor care își pot permite să construiască fabrici logice de vârf a scăzut de la douăzeci și două la nodul de 130 nm la doar patru companii de astăzi la nodul 16/14 nm (Intel, Samsung, TSMC și GlobalFoundries), cu un nou proces tehnologia costă miliarde să se dezvolte, iar instalațiile noi costă și mai mult. Într-adevăr, săptămâna trecută, Intel a spus că va cheltui 7 miliarde de dolari pentru a dezvolta 7 miliarde de metri la o coajă a unei fabule pe care a construit-o acum câțiva ani în Arizona.

Cu toate acestea, au existat o serie de prezentări cu privire la planurile diferitelor companii de a trece la procese de 10 nm și 7 nm.

TSMC și-a derulat procesul de 10 nm, iar primul cip anunțat a fost Qualcomm Snapdragon 835, care va fi scos în curând. TSMC poate fi cel mai îndepărtat în ceea ce privește comercializarea efectivă a ceea ce numește un proces de 7nm, iar la ISSCC, a descris un cip de test funcțional SRAM de 7 nm. Aceasta va folosi conceptul de tranzistor FinFET acum standard, dar cu unele circuit tehnici pentru ca acesta să funcționeze în mod fiabil și eficient la dimensiuni mai mici. În special, TSMC spune că va produce prima versiune a jetoanelor sale de 7 nm folosind litografia de imersiune, în loc să aștepte EUV ca majoritatea concurenților săi.

Reamintim că ceea ce fiecare dintre cei mai importanți producători numește 7nm variază enorm, așa că, din punct de vedere al densității, este posibil ca procesul TSMC 7nm să fie similar cu procesul de 10 nm al procesului Intel.

Samsung lucrează și la 7nm, iar compania a precizat că intenționează să aștepte EUV. În cadrul emisiunii, Samsung a vorbit despre avantajele litografiei EUV, precum și despre progresele înregistrate în utilizarea tehnologiei.

3D NAND

Unele dintre cele mai interesante anunțuri au vizat blițul 3D NAND de 512 GB și au arătat cât de rapid crește densitatea flash-ului NAND.

Western Digital (care a achiziționat SanDisk) a vorbit despre un dispozitiv flash NAND 3D de 512 Gb pe care l-a anunțat înainte de spectacol și a explicat modul în care acest dispozitiv continuă să crească densitatea acestor cipuri.

Acest cip particular folosește 64 de straturi de celule de memorie și trei biți-pe-celulă pentru a atinge 512 Gb pe o matriță care măsoară 132 de milimetri pătrați. Nu este la fel de dens ca designul Micron / Intel 3D NAND, care folosește o arhitectură diferită cu circuitele periferice de sub matrice (CuA) pentru a atinge 768 GB pe o matriță de 179 milimetri pătrați, dar este un pas frumos înainte. WD și Toshiba au spus că este capabil să îmbunătățească fiabilitatea și să accelereze timpul de citire cu 20 la sută și să atingă viteze de transfer de scriere de 55 Megabytes pe secundă (MBps). Aceasta este în producția pilot și urmează să fie în volumul producției în a doua jumătate a anului 2017.

Pentru a nu fi depășit, Samsung și-a prezentat noul cip NAND 3D de 64 de straturi 512 Gb 3D NAND, la un an după ce a arătat un dispozitiv de 256 Gb cu 48 de straturi. Compania a făcut un punct important pentru a demonstra că, în timp ce densitatea areală a blițului 2D NAND a crescut cu 26% pe an, din 2011 până în 2016, a reușit să crească densitatea areală a blițului 3D NAND cu 50% pe an de la introducerea ei în trei ani în urmă.

Cipul 512 Gb de la Samsung, care folosește și tehnologie pe trei biți pe celulă, are o dimensiune a matriței de 128, 5 milimetri pătrați, ceea ce îl face ușor mai dens decât designul WD / Toshiba, deși nu este la fel de bun ca designul Micron / Intel. Samsung și-a petrecut o bună parte din discuțiile sale, descriind modul în care utilizarea straturilor mai subțiri a prezentat provocări și modul în care a creat tehnici noi pentru a rezolva provocările de fiabilitate și putere create prin utilizarea acestor straturi mai subțiri. Acesta a spus că timpul de citire este de 60 de microsecunde (149MBps citiri secvențiale) și debitul de scriere este de 51MBps.

Este clar că toate cele trei mari tabere flash NAND fac un proces bun, iar rezultatul ar trebui să fie mai dens și, în cele din urmă, o memorie mai puțin costisitoare din partea tuturor.

Noi conexiuni

Unul dintre subiectele pe care le-am găsit cel mai interesant în ultima vreme este conceptul de punte de interconectare multi-die (EMIB), o alternativă la alte așa-numite tehnologii 2.5D care combină multiple a muri într-un pachet cu un singur chip, care este mai puțin costisitor, deoarece nu necesită un interpozitor de siliciu sau via-siliciu. În cadrul emisiunii, Intel a vorbit despre acest lucru atunci când a descris un FPGA de 14 nm 1GHz care va avea o dimensiune a matriței de 560mm ² înconjurat de șase transceiver-uri de 20 nm, care sunt fabricate separat, chiar și pe alte tehnologii. (Este probabil că Stratix 10 SoC.) Dar a devenit mai interesant mai târziu în săptămână, întrucât Intel a descris cum ar folosi această tehnică pentru a crea cipuri de server Xeon la 7nm și a treia generație de 10 nm.

Procesoare la ISSCC

ISSCC a văzut o serie de anunțuri despre noi procesoare, dar mai degrabă decât pe anunțuri pe cip, accentul a fost pus pe tehnologia care face ca efectiv chips-urile să funcționeze cât mai bine. Am fost interesat să văd noi detalii pentru o serie de jetoane foarte așteptate.

Mă aștept ca noile cipuri Ryzen care folosesc noua arhitectură ZEN a AMD să fie livrate în scurt timp, iar AMD a oferit mult mai multe detalii tehnice despre designul nucleului Zen și diversele memorii de memorie.

Acesta este un cip FinFET de 14 nm bazat pe un design de bază constând dintr-un complex de nuclee cu 4 nuclee, o memorie cache de 2MB de nivel 2 și 8MB de 16 cai de nivel asociativ de nivel 3. Compania spune că frecvența de bază pentru un 8 nuclee, 16 fire versiunea va fi de 3.4GHz sau mai mare și a spus că cipul oferă o îmbunătățire mai mare de 40 la sută a instrucțiunilor pe ciclu (IPC) decât designul AMD anterior.

Rezultatul este un nou nucleu pe care AMD îl susține este mai eficient decât actualul design de 14 nm de Intel, deși va trebui să așteptăm cipurile finale pentru a vedea performanțele reale.

Așa cum s-a descris anterior, aceasta va fi disponibilă inițial în cipurile de birou cunoscute sub numele de Summit Ridge și este prevăzută să fie disponibilă în câteva săptămâni. O versiune de server, cunoscută sub numele de Napoli, urmează să apară în al doilea trimestru, iar o APU cu grafică integrată în principal pentru laptopuri va apărea la sfârșitul acestui an.

IBM a oferit mai multe detalii cu privire la cipurile Power9 pe care le-a debutat la Hot Chips, concepute pentru servere de înaltă performanță și acum descrise ca fiind „optimizate pentru calcularea cognitivă”. Este vorba despre cipuri de 14 nm, care vor fi disponibile în versiuni atât pentru extragere la scară (cu 24 de nuclee care pot gestiona 4 fire simultane), fie pentru scări (cu 12 nuclee care pot gestiona 8 fire simultane.) Chipurile vor suporta CAPI (Coerent Accelerator Processor) Interfață) inclusiv CAPI 2.0 folosind legături PCIe Gen 4 la 16 gigabits pe secundă (Gbps); și OpenCAPI 3.0, concepute să funcționeze la până la 25 Gbps. În plus, va funcționa cu NVLink 2.0 pentru conexiunile la acceleratoarele GPU ale Nvidia.

MediaTek a oferit o imagine de ansamblu asupra viitoarei sale Helio X30, un procesor mobil cu 10 nuclee de 2, 8 GHz, remarcabil pentru faptul că a fost primul produs al companiei pe un proces de 10 nm (probabil la TSMC).

Acest lucru este interesant, deoarece are trei complexe de bază diferite: primul are două nuclee ARM Cortex-A73 care rulează la 2, 8 GHz, concepute pentru a gestiona rapid sarcinile grele; al doilea are patru nuclee A53 de 2, 5 GHz, concepute pentru sarcinile cele mai tipice; iar al treilea are patru nuclee A35 de 2, 0 GHz, care sunt utilizate atunci când telefonul este inactiv sau pentru sarcini foarte ușoare. MediaTek spune că clusterul A53 cu putere redusă este cu 40% mai eficient decât clusterul A73 de mare putere și că clusterul A35 cu putere redusă este cu 44% mai eficient decât clusterul cu putere mică.

La spectacol au fost prezentate o mulțime de lucrări academice pe teme precum jetoanele special concepute pentru învățarea mașinii. Sunt sigur că vom vedea mult mai mult accentul pe acest lucru înainte, de la GPU-uri la procesoare paralele pasiv concepute pentru a gestiona calculul pe 8 biți, la cipuri neuromorfe și ASIC-uri personalizate. Este un câmp născut, dar unul care primește o atenție uimitoare în acest moment.

Chiar și mai departe, cea mai mare provocare poate fi trecerea la calculul cuantic, care este un mod cu totul diferit de a face calcul. În timp ce vedem mai multe investiții, pare totuși departe de a deveni o tehnologie mainstream.

Între timp, cu toate acestea, putem aștepta cu nerăbdare o mulțime de cipuri noi.

Michael J. Miller este director de informații la Ziff Brothers Investments, o firmă de investiții private. Miller, care a fost redactor șef al revistei PC din 1991 până în 2005, autorii acestui blog pentru PCMag.com să-și împărtășească gândurile despre produsele legate de PC. În acest blog nu este oferit niciun sfat de investiții. Toate îndatoririle sunt excluse. Miller lucrează separat pentru o firmă de investiții private care poate investi în orice moment în companii ale căror produse sunt discutate în acest blog și nu se va face publicarea tranzacțiilor cu valori mobiliare.