Video: Intel 14nm Microarchitecture (Octombrie 2024)
La Forumul pentru dezvoltatori Intel săptămâna trecută, o serie de ingineri Intel au dezvăluit multe alte detalii tehnice despre procesorul Core M, microarchitectura generală Broadwell și procesul de la 14nm care stă la baza acestuia.
Sr. Inginer principal și arhitect șef al procesului, Srinivas Chennupaty, a explicat cum, deși Broadwell este „căpușa” în cadența „tick / tock” a lui Intel (ceea ce înseamnă că este în primul rând un proces micșor la 14 nm), microarhitectura Broadwell a fost extinsă din arhitectura Haswell utilizat în produsele actuale de 22 nm. Deși cea mai mare parte a prezentării a fost pe versiunea Core M cu putere scăzută, destinată tabletelor, 2-in-1s și ultrabook-urilor fanless, el a menționat că această arhitectură trebuie să sprijine o gamă largă de produse de la tablete până la serverele Xeon.
În general, el a spus că întreaga arhitectură a fost proiectată pentru o mai bună gestionare a puterii dinamice și termice, cu o reducere a puterii la ralanti System-on-Chip (SoC) și o gamă de operare dinamică crescută, ceea ce îi permite să funcționeze într-o gamă mai largă de putere. Acesta este motivul pentru care versiunea Core M, care se reduce la o putere totală de doar 4, 5 wați, funcționează în sisteme fără ventilator.
O parte din acest lucru se datorează gestionării îmbunătățite a puterii în miezul propriu-zis, cum ar fi modul în care se poate ajusta la diferite stări de putere, astfel încât să poată obține încă „turbo boost” atunci când este necesar, fără a supraîncălzi procesorul și are o tensiune complet integrată regulator (FIVR) proiectat pentru a varia tensiunea într-un mod care monitorizează cererea de vârf și oferă performanțe îmbunătățite la puteri joase. De asemenea, oferă o monitorizare mai bună a întregii soluții, inclusiv hub-ul separator al controlerului de platformă (PCH) sau chipsetul, astfel încât PCH la rândul său poate accelera puterea pentru funcțiile conectate, permițând legăturilor să intre în stări cu putere redusă pentru lucruri precum unitățile SATA, PCI Express și USB. Și are o gestionare activă a temperaturii pielii, așadar cipul în sine își poate monitoriza temperatura și poate regla utilizarea puterii în consecință.
Microarhitectura în sine poate obține mai multe performanțe decât generația anterioară Haswell la aceeași frecvență, datorită caracteristicilor, cum ar fi un planificator mai mare din afara ordinii, predicția îmbunătățită a adresei și îmbunătățirea calculului vectorial și al punctului flotant.
În general, a spus el, în timp ce instrucțiunile cu o singură filă pe ciclu au crescut doar un pic în această generație, toate acestea se adaugă până la punctul în care performanța cu un singur filet în ultimii 7 ani este cu 50% la aceeași viteză.
Alte modificări includ instrucțiuni noi pentru criptografie și securitate, monitorizare mai bună și unele îmbunătățiri la extensiile de memorie tranzacțională (cunoscute sub numele de TSX sau Transactional Synchronization Extensions) și comenzi de virtualizare (VT-x) care au fost în generația anterioară.
Chipsetul PCH care însoțește nucleul M este cunoscut sub numele de PCH-LP și este de fapt produs pe procesul de 22 nm. Acest lucru a fost conceput pentru a utiliza cu 25% mai puțină putere atunci când este inactiv și pentru a reduce puterea activă cu aproximativ 20%. De asemenea, include îmbunătățiri în stocarea audio și PCI Express.
În general, a spus el, schimbările permit reducerea puterii de două ori mai mult decât vă așteptați de la scalarea tradițională a procesului, alături de instrucțiuni îmbunătățite pentru fiecare filă-ceas și performanță vectorială.
Îmbunătățiri similare s-au aplicat și graficilor, potrivit Sr. Engineer Principal și Graphic Architect Aditya Sreenivas. Și din nou, obiectivul a fost îmbunătățirea performanței / waților, cum ar fi caracteristicile dinamice și mai bune ale scurgerii, optimizând funcționarea la tensiune mai mică; și îmbunătățirea microarhitecturii pentru a reduce puterea dinamică. El a menționat că acest lucru este proiectat să funcționeze și la 6 și 10 wați, probabil ar putea să sugereze noile versiuni viitoare.
Arhitectura grafică propriu-zisă arată similar cu versiunea precedentă, dar versiunea GT2 folosită în implementarea Core M a crescut de la 20 la 24 de unități de execuție, organizate sub trei „subslices”, fiecare cu 8 UE. (Într-o altă discuție, un inginer Intel care se concentrează asupra arhitecturii de calcul a dat exemple de versiuni ale graficelor cu 12 și 48 de EU, sugerând versiuni viitoare.)
O diferență importantă este că această versiune acceptă Direct X 11.2 și este DX12 gata și acceptă Open GL 4.3 și Open CL 2.0. Acest lucru ar trebui să însemne că aproape toate jocurile și aplicațiile ar trebui să funcționeze cu grafica de aici, deși nu neapărat cu aceeași viteză pe care o vedeți pe un cip grafic. În total, aceste modificări ar putea reprezenta o îmbunătățire de 40% a performanței grafice în unele cazuri, în comparație cu seria Haswell-Y anterioară.
O altă modificare importantă este suportul pentru memoria virtuală partajată (SVM) sub OpenCL, permițând utilizarea componentelor CPU și GPU pentru calcul. Acesta pare să fie în esență același concept cu Arhitectura Sistemului Heterogen (HSA), așa cum este împins de AMD și alții.
Noua arhitectură are, de asemenea, unele îmbunătățiri ale funcțiilor media, potrivit Intel Fellow și arhitectul șef media Hong Jiang. El a spus că cip-ul permite ca lucruri precum procesarea video și sincronizarea Intel Quick Sync să fie „de 2 ori mai rapid” decât versiunea anterioară, cu o calitate îmbunătățită. În plus, acesta are acum suport pentru decodarea VP8, precum și pentru AVC, VC-1, MPEG2 și MVC pentru video; Decodare JPEG și Motion JPEG pentru conferințe video și fotografie digitală; și decodare HEVC cu GPU-accelerată pentru până la 4K 30fps. Pe lângă faptul că permit înregistrarea video 4K, aceste modificări ar trebui să permită redarea cu 25% mai mare a imaginilor Full HD.
14nm proces tehn
Deși Intel a oferit mai multe informații despre tehnologia procesului de 14 nm mai devreme, Mark Bohr, Intel Senior Fellow, Logic Technology Development, au trecut prin noul proces și au împărtășit mai multe informații.
"Cel puțin pentru Intel, Legea lui Moore continuă", a spus el, arătând un diapozitiv care indică faptul că Intel a făcut o cantitate de tranzistori de 0, 7x în fiecare generație de ani de zile și că continuă să facă acest lucru. (Rețineți că, dacă se scalează în ambele dimensiuni, veți obține un nou tranzistor care a fost de aproximativ 50% dimensiunea unuia din generația anterioară, ceea ce prevede tehnic Legea lui Moore.)
El a vorbit despre cum a fost aceasta a doua generație a lui Intel în tranzistoarele sale „Tri-Gate”, în urma introducerii de 22 de nm (Intel folosește termenul „Tri-Gate” pentru a acoperi tranzistoarele în care canalul este ridicat deasupra substratului, ca o fină, și controlul se înfășoară pe toate cele trei părți, o structură la care majoritatea industriei se referă la tranzistoare "FinFET"). El a menționat că distanța dintre înotătoare s-a redus de la 60nm la 42 nm în trecerea la noul proces; înălțimea aripioarelor a crescut efectiv de la 34nm la 42nm. (În diapozitivul de mai sus, "dielectric high-k" este în galben; electrodul de poartă metalică în albastru, folosind designul high-k / metal-gate poartă Intel de la nodul său de 45nm.)
Pe generația de 14 nm, el a spus că cea mai mică dimensiune critică a fost lățimea unei aripioare Tri-gate, care a fost de aproximativ 8 nm, în timp ce alte dimensiuni critice au variat de la 10 nm la 42 nm (pentru distanța dintre centrul unui pas de aripioare până la centru din următorul ton de fin). El a menționat că tranzistoarele sunt adesea realizate cu mai multe aripioare, iar reducerea numărului de aripioare pe tranzistor duce la o densitate îmbunătățită și o capacitate mai mică.
În această generație, a spus el, pasul fin a scăzut cu.7x (de la 60 la 42 nm), pasul de poartă cu.87x (de la 90 la 70 nm) și pasul de interconectare cu.65x (de la 80 la 52 nm), dând media totală în jurul mediei istorice.7x. El a spus că un alt mod de a privi acest lucru a fost de a înmulți pasul de poartă și pasul metalic, iar acolo a spus că Intel a fost la 0, 53 pentru scalarea zonei logice, despre care a spus că este mai bun decât normal. (De asemenea, am fost interesat și de faptul că diapozitivele lui Bohr au arătat procesorul Core M cu 1, 9 miliarde tranzistoare cu dimensiunea sa de 82 mm2, comparativ cu 1, 3 miliarde de diagrama oficială; Intel PR a recunoscut eroarea și a spus că 1, 3 miliarde este cifra corectă.)
În ceea ce privește costul pe tranzistor, Bohr a fost de acord că costul pe placa de siliciu produsă crește datorită etapelor suplimentare de mascare - unele straturi necesitând acum o modelare dublă și chiar triplă. Dar el a spus că, din moment ce nodul 14nm obține mai bine decât scalarea normală a zonei, acesta păstrează costul normal pe reducerea tranzistorului.
Într-adevăr, el a arătat diagrame care indică faptul că Intel se așteaptă ca astfel de reduceri să continue în viitor. Și el a continuat să susțină că schimbările duc, de asemenea, la scurgeri mai mici și performanțe mai mari și, astfel, la performanțe îmbunătățite pe watt, despre care a spus că se îmbunătățește la 1, 6X pe generație.
El a menționat că, trecând de la Haswell-Y la Core M, Intel ar fi avut o matriță de 0, 51 x dimensiunea cipului anterior dacă ar fi fost neutru din punct de vedere al caracteristicilor; Cu caracteristicile suplimentare proiectate în, a spus el, Core M a realizat o scalare a suprafeței de 0, 63x.
Bohr a declarat că 14nm este acum în producție de volum în Oregon și Arizona și ar fi început în Irlanda la începutul anului viitor. El a mai spus că, deși Intel avea două versiuni de tranzistoare - cele de înaltă tensiune și cele cu scurgere ultra-scăzută - acum are un spectru de caracteristici, de la putere mare la extremitate inferioară, cu tranzistoare diferite, stive de interconectare etc.
O mare parte din aceasta pare să facă parte din impulsul Intel în spațiul de turnătorie, unde face cipuri pentru alte companii. Într-adevăr, Sunit Rikhi, directorul general al afacerii de turnătorie, l-a prezentat pe Bohr și, ulterior, și-a dat propria discuție arătând toate opțiunile oferite de Intel. (Chiar dacă Intel are o tehnologie avansată, nu are experiența realizând cipuri cu putere redusă pe care concurenții precum TSMC și Samsung le au. Așadar, subliniază avantajul său în producția de 14 nm.)
Urmăritul vine 10 nm, cu Bohr spunând că acum se afla în „faza de dezvoltare completă” și că „munca sa de zi” lucra la procesul de 7 nm.
El a spus că este foarte interesat de EUV (litografia ultravioletă extremă) pentru potențialul său de a îmbunătăți scalarea și simplificarea fluxului de procese, dar a spus că nu este tocmai gata din punct de vedere al fiabilității și al fabricabilității. El a spus că nici nodurile de 14 nm și nici 10 nm nu folosesc această tehnologie, deși i-ar fi plăcut. El a spus că Intel „nu a pariat pe el” pentru 7 nm și că poate produce cipuri la acel nod fără el, deși a spus că va fi mai bine și mai ușor cu EUV.
Bohr a spus că trecerea la napolitane de 450 mm, de la standardul de 300 mm pe care îl folosește acum întreaga industrie, ar contribui la reducerea costurilor pe tranzistoare. Cu toate acestea, a spus el, costă foarte mult să dezvolte un set complet de instrumente și o fabulă complet nouă și ar depinde de mai multe companii mari care colaborează pentru a face toate acestea. El a spus că industria nu a fost de acord cu privire la momentul potrivit pentru acest lucru, așa că este la câțiva ani distanță.
În general, a spus că nu a văzut încă finalul la scalare și a remarcat că cercetătorii Intel au căutat soluții diferite în tranzistoare, modelare, interconectare și memorie. El a spus că există o serie de lucrări tehnice interesante în ultima vreme cu privire la lucruri precum dispozitivele III-V (care folosesc diferite materiale semiconductoare) și T-FET-uri (tranzistori cu efect de câmp tunel) și că va veni „întotdeauna ceva interesant”.
