Procesul Intel de 10 nm: este mai mult decât o simplificare a cipurilor

Într-o serie de prezentări de ieri, Intel a oferit multe alte detalii cu privire la viitorul său proces de 10 nm pentru realizarea procesoarelor avansate, a dezvăluit un nou proces FinFET de 22 nm, conceput pentru dispozitive cu putere mai mică și costuri mai mici, a sugerat o nouă metrică pentru compararea nodurilor de cip și a împins în general ideea că „Legea lui Moore este în viață și bine”. Ceea ce mi-a evidențiat cel mai mult a fost ideea că, deși procesorii vor continua să devină mai dens , dificultatea și costul noilor noduri de proces vor forța o reanalizare completă a modului în care vor fi proiectate cipurile în viitor.

Mark Bohr, Intel Senior Membru și director al arhitecturii și integrării proceselor, a oferit poziția obișnuită a Intel despre modul în care conduce industria semiconductorilor în tehnologia proceselor. El a spus că Intel continuă să aibă un avans de trei ani față de concurenții săi, chiar dacă turnările de cipuri precum Samsung și TSMC sunt în cursul lansării a ceea ce numesc procese de 10 milimetri înainte ca produsele Intel de 10 miliarde să apară spre sfârșitul anului. Bohr a spus că Intel a introdus majoritatea principalelor progrese ale industriei în ultimii 15 ani, incluzând siliciul încordat, poarta metalică de înaltă k și tranzistoarele FinFET (pe care Intel le-a numit inițial Tri-Gate, deși de atunci a revenit la utilizarea denumirii standard a industriei).

Bohr a spus că numărul nodurilor utilizate de către toți producătorii nu mai are semnificație și a solicitat în schimb o nouă măsurare bazată pe numărul tranzistorului divizat pe zona celulei, celulele NAND reprezentând 60% din măsurare și Scan Flip-Flop Celulele logice cu 40% (pentru a fi clar, se referă nu la celule de memorie flash NAND, ci mai degrabă la porți logice NAND sau „negative-ȘI”). Aceasta vă oferă o măsurare a tranzistoarelor pe milimetru pătrat și Bohr a arătat un grafic care reflectă îmbunătățirile Intel pe o astfel de scară, variind de la 3, 3 milioane tranzistori / mm ² la 45nm la 37, 5 milioane tranzistori / mm2 la 14nm și trecând la peste 100 milioane tranzistori / mm ² la 10 nm.

În ultimii ani, Intel a utilizat ca măsurătoare o înălțime a celulelor logice ori de pas poartă, dar Bohr a declarat că acest lucru nu mai surprinde toate progresele pe care Intel le realizează. El a spus că această măsură a rămas o metodă relativă bună comparaţie, dar nu a dat un număr greu.

Bohr a spus că, deși timpul dintre noduri se prelungește - Intel nu mai este capabil să introducă noi noduri la fiecare doi ani - compania este capabilă să obțină o scalare mai bună decât cea normală, pe care Intel o numește " hiper scalare "El a arătat un grafic care demonstrează că atât la 14nm cât și la 10 nm, Intel a reușit să facă din zona logică 37% la dimensiunea zonei logice din nodul anterior.

Bohr a remarcat că alte părți ale unui procesor - în special memoria statică cu acces aleatoriu static și circuitele de intrare-ieșire - nu se micșorează în același ritm ca tranzistoarele logice. Împreună, el a spus că îmbunătățirile la scalare vor permite Intel-ului să ia un cip care ar fi fost necesar 100 mm ² la 45nm și să facă un cip echivalent în doar 7, 6 mm ² la 10 nm, asumând nicio modificare a caracteristicilor. (Desigur, în lumea reală, fiecare generație ulterioară de cip adaugă mai multe caracteristici.)

Stacy Smith, vicepreședintele executiv Intel pentru producție, operațiuni și vânzări, a declarat că, deși durează mai mult între noduri, scalarea suplimentară a avut ca rezultat îmbunătățiri de la an la an, ca și fostul an de doi ani cadența oferită în timp.

Ruth Brain, un Intel Membru și director al tehnologiei și integrării de interconectare, a vorbit despre tehnologia existentă a companiei de 14 nm, care a început fabricarea în 2014 și a spus că a fost similară ca densitate cu produsele de 10 miliarde pe care alții încep să le livreze în acest an.

Ea a explicat cum a introdus acest proces " hiper scalare ", în parte, folosind o tehnică multifuncțională mai eficientă pentru a crea caracteristici mai fine decât liniile de 80nm sau cam pe care le pot crea actualele scanere de imersie de 193 nm într-o singură trecere. Intel a spus că folosind o tehnologie numită" modelare dublă auto-aliniată "(SADP), mai degrabă decât metoda Litho-Etch-Litho-Etch pe care o folosesc alți producători, aceasta poate obține rezultate mai precise și coerente, conducând la randamente și performanțe mai bune.

În general, Brain a spus că utilizarea hiper scalare rezultă de 1, 4 ori mai multe unități pe dolar decât ar permite scalarea tradițională și asta are ca rezultat echivalentul economiilor pe care Intel le-ar fi obținut dacă industria s-ar fi mutat de la 300 mm la 450 mm placi de siliciu (un comutator care a fost pe scară largă discutat, dar pare să fi fost abandonat deocamdată).

Kaizad Mistry, vicepreședinte corporativ și co-director al dezvoltării tehnologiei logice, a explicat cum hiper scalare tehnicile sunt utilizate la 10nm și a oferit mai multe detalii despre procesul companiei 10nm, pe care el a descris-o drept „o generație completă înainte” a altor tehnologii de 10 nm. În general, el a spus că nodul de 10 nm va oferi o îmbunătățire a performanței de 25 la sută la aceeași putere sau o reducere de aproape 50% a puterii la aceeași performanță, comparativ cu nodul de 14 nm.

Mistry a descris procesul Intel ca folosind un pas de poartă de 54nm și o înălțime a celulei de 272nm, precum și un pas de aripioare de 34nm și un pas metalic minim de 36nm. În esență, el a spus că înseamnă că aveți aripioare care sunt cu 25 la sută mai înalte și 25 la sută mai distanțate decât la 14 nm. În parte, a spus el, acest lucru s-a realizat folosind „patterning quad quad-auto-aliniat”, luând un proces dezvoltat de Intel pentru multi-patterning 14nm și extinzându-l și mai departe, permițând la rândul său funcții mai mici. (Dar aș observa că acest lucru pare să indice că pasul porții nu se scalează la fel de repede ca în generațiile anterioare.)

Două noi hiper scalare progresele au ajutat și el, a spus el. Primul dintre acestea este „contactul peste activ poarta ", ceea ce înseamnă că locația în care o poartă traversează a aripioară pentru a crea un tranzistor este acum direct peste partea de sus în loc de sub el. El a spus că acest lucru a oferit o altă scădere cu 10% a suprafeței deasupra scalării. A doua tehnică, despre care Mistry a spus că a fost folosită înainte, dar nu cu tranzistoarele FinFET, se numește "singură poartă manechin". În generația de 14 nm, a spus el, tranzistorii Intel au avut „porți manechine” complete la marginea fiecărei celule logice; la 10 nm, cu toate acestea, Mistry a spus că există doar o jumătate de poartă manechin la fiecare margine. Acesta oferă un alt beneficiu eficient de scalare a suprafeței de 20 la sută, a spus el.

Împreună, a spus Mistry, aceste tehnici permit o îmbunătățire de 2, 7x a densității tranzistorului și permit companiei să producă peste 100 de milioane de tranzistoare pe milimetru pătrat.

Mistry a precizat, de asemenea, că, la fel ca la 14nm, durata de extindere a timpului dintre nodurile procesului a făcut posibilă companiei să îmbunătățească un pic fiecare nod în fiecare an. Mistry a descris în termeni generali planurile pentru două noduri suplimentare de fabricație de 10 nm cu performanță îmbunătățită. (Mi s-a părut interesant - și puțin îngrijorător - faptul că, deși aceste diagrame arată nodurile de 10 nm care necesită clar mai puțină putere decât nodurile de 14 nm, ei sugerează că primele noduri de 10 nm nu vor oferi la fel de performanță ca cele mai recente de 14 nm.)

El a spus că procesul de 10 nm ++ va oferi o performanță suplimentară cu 15% mai bună la aceeași putere sau 30% reducere a puterii la aceeași performanță în comparație cu procesul inițial de 10 nm.

Ulterior, Murthy Renduchintala, președintele clientului și al grupului de arhitectură de afaceri și sisteme IoT, a fost mai explicită și a spus că produsele de bază vizează o îmbunătățire a performanței mai bună de 15% în fiecare an pe o „cadență anuală a produsului”.

Bohr a revenit pentru a descrie un nou proces numit 22 FFL, ceea ce înseamnă 22nm procesare folosind FinFET-uri cu scurgeri reduse. El a spus că acest proces permite reducerea până la 100 de ori a scurgerii de putere în comparație cu planurile convenționale tehnologie, și ar avea superior densitate decât oricare alt proces de 22 nm, împreună cu posibilitatea de a obține finFET-uri mai performante. Ce este interesant aici este faptul că un design de cip poate folosi două tipuri diferite de tranzistoare în cadrul unui singur cip; tranzistoare de înaltă performanță pentru lucrări precum procesarea aplicațiilor și tranzistoare cu scurgeri reduse pentru circuite mereu conectate.

Acest lucru poate fi proiectat pentru a concura cu alte procese de 22 nm, cum ar fi procesul de 22nm FDX de la Global Foundries (siliciu pe izolator). Ideea pare să fie că mergând cu 22nm, puteți evita dubla modelare și cheltuieli suplimentare pe care le necesită nodurile mai strânse, dar totuși obțineți performanțe bune.

Renduchintala a vorbit despre modul în care în calitate de producător integrat de dispozitive (IDM) - o companie care proiectează atât procesoarele, cât și producători - Intel are avantajul unei „fuziuni între tehnologia procesului și dezvoltarea produselor”. Compania este capabilă să aleagă dintre mai multe tipuri de tehnici de IP și proces, incluzând tranzistoare care se potrivesc fiecărei părți a proiectării sale, a spus el.

Ceea ce mi s-a părut cel mai interesant a fost discuția lui despre modul în care designul procesorului trece de la un nucleu monolitic tradițional la un design „mix and match”. Ideea de nuclee eterogene nu este nimic nou, dar ideea de a putea avea diferite părți ale unui procesor construit pe matrițe folosind diferite procese toate conectate între ele ar putea fi o mare schimbare.

Activarea acestui lucru este podul multi-interconectare integrat (EMIB) pe care Intel a început să-l expedieze cu recentele sale tehnologii Stratix 10 FPGAs și a discutat folosind în viitorul produs de pe serverul Xeon în ultima sa investitor.

Renduchintala a descris o lume viitoare în care un procesor ar putea avea nuclee CPU și GPU produse pe cele mai recente și mai dense procese, cu lucruri precum componente IO și comunicații care nu beneficiază la fel de mult de densitatea crescută pe un proces anterior și alte lucruri pe noduri chiar mai vechi. Toate aceste matrițe ar fi conectate folosind acest pod EMIB, care permite conexiuni mai rapide decât pachetele tradiționale cu mai multe cipuri, dar sunt mai scăzute în comparație cu utilizarea unui interpozitor de siliciu.

Dacă toate aceste lucruri s-ar întâmpla, întregul cadru de procesoare noi s-ar putea schimba. De la obținerea unui nou procesor realizat integral pe un proces nou la fiecare doi ani, s-ar putea să ne îndreptăm către o lume asta presupune o schimbare mult mai treptată a tehnologiei procesului în numai părți ale cipului. Acest lucru deschide, de asemenea, posibilitatea de a adăuga multe alte lucruri la cip în sine, de la integrarea mai multor IO componente, la diferite tipuri de memorie. Pe termen lung, acest lucru ar putea semnala schimbări mari în modul în care cipurile - și sistemele pe care le alimentează - funcționează.

Michael J. Miller este director de informații la Ziff Brothers Investments, o firmă de investiții private. Miller, care a fost redactor șef al revistei PC din 1991 până în 2005, autorii acestui blog pentru PCMag.com să-și împărtășească gândurile despre produsele legate de PC. În acest blog nu este oferit niciun sfat de investiții. Toate îndatoririle sunt excluse. Miller lucrează separat pentru o firmă de investiții private care poate investi în orice moment în companii ale căror produse sunt discutate în acest blog și nu se va face publicarea tranzacțiilor cu valori mobiliare.